zum Inhalt
Header Image

DI Dr. techn. Helmut VEITH Professor, Formal Methods in Systems Engineering, Technische Universität Darmstadt; Adjunct Professor, School of Computer Science, Carnegie Mellon University, Pittsburgh

CV

1994 Diplom in Computationaler Logik (studium irregulare), Technische Universität Wien 1995-2001 Univ.-Assistent, Technische Universität Wien 1999 Doktorat in Informatik bei G. Gottlob an der Technischen Universität Wien 1999-2000 Max Kade Scholar an der Carnegie Mellon University bei E. Clarke 2001 Habilitation in Angewandter und Theoretischer Informatik 2001-2003 Außerordentlicher Professor, Technische Universität Wien 2003-2007 Professor (C3), Technische Universität München seit 2005 Adjunct Full Professor, School of Computer Science, Carnegie Mellon University seit 2008 Professor (W3), Technische Universität Darmstadt

Mitgliedschaften

Publikationen

Auszeichnungen